• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1985002278A1
    申请号:PCT/JP1984/000533
    申请日:1984-11-08
    公开日:1985-05-23
    发明作者:Toshiaki Kitamura；Katsumi Onishi；Yuji Oinaga
    申请人:Fujitsu Limited；
    IPC主号:G06F9-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称
    [0003] マイ ク ロ ブロ グラ ム制御方式 技術分野 .
    [0004] 本発明はマイ ク ロ ブ α グラ ム制御方式、 特にパイ ブラ イ ン制御のデータ処理装置において、 一つの命 令を複数フ π —の処理に展開して各フ α—に対応す るマイ ク 口命令にて処理を実行する よ う構成するに 当って、 マイ ク ロ命令の読み出しに工夫を行い、 ハ — ドウ ヱ ァによる制御態様部分を少な く してシ ステ ム に柔軟性を与えるよ う にしたマイ ク 口 プロ グラ ム 制御方式に関する' 'ものである。
    [0005] 背景技術
    [0006] 例えば第 1 図に示す如く 、 プリ フ ェ ッ チされてき た命令を、 ステージ D , Α , Τ , Β , Ε , Wの各ス テージでパイ ブライ ン処理部によ って実行する こ と カ 行われている 0
    [0007] 第 1 図において、 ' 1 は命令語レ ジス タ又は命令語、 2は制御メモ リ であってマイ ク 口命令が格納されて いる も の、 3 ¾いし 7 は夫々 マ イ ク ロ命令フ ィ ー ル ド · レ ジス タ であ っ て各ス テー ジ D ないし Wのハ ー ドウ エ アに対して処理を指示する もの、 8は汎用レ ジス タ群、 9 はべ一ス ' レ ジス タ-、 1 0 はイ ンデッ ク ス ' レ ジス タ 、 1 1 ディ ス プレ イ ス メ ン ト · レ ジス タ、 1 2はア ド レ ス計算部、 1 3は論理ア ドレ ス ' レ ジス タ 、 1 4 は T L B ( ア ド レス変換パ ッ フ ァ ） 、 1 5 ア ド レス ' ッ フ ァ部、 1 6 ッ フ ァ ' メ モ リ 、 1 7 はオペラ ン ド · レ-.ジス タ、 1 8 ¾ いし 2 0 オペラ ン ド · バ ッ フ ァ ' レジス タ、 2 1 はオペ ラ ン ド ' レ ジスタ、 2 2 i演算ユニ ッ ト 、 2 3 は リ ザル ト . レジスタを表わしている。 尚、 汎周レ ジス タ群 8 は D , B , Wの 3 つのタ イ ミ ングで使用 される同一の レジス タ群である。
    [0008] 第 1 図図示のパイ ブライ ンに命令 1 が供給されて く る と、 ステージ Dにおいて当該命令 1 を実行する 上で必要とするマイ ク 口命令が読み出されてレ ジス タ 3 にセ ッ 卜 される と共に、 当該命令 1 を実行して 行く 上で必 '要なオペラ ン ド （ 図示の場合にはオペラ ン ド 2 ) についてのァ ド レスを計算すべく レ ジ ス タ 9 , 1 0 1 1 に値がセ ッ ト される -0 そして、 ステ ージ Aに いて計算部 1 2 'によって上記オペラン ド 2 についてのァ ド レスが計算されて論理ァ ド レス ' レ ジス タ 1 3 にセ ッ ト される o 次いでステージでお よび Bを経て T LB 1 4とバ ッ フ ァ · メ モ リ 1 6 とを 索引し、 上記オペラ ン ド 2 の値がレジスタ 1 7 にセ ッ 卜 される。 ま た、 この と き オペ ラ ン ド 1 の値も レ ジスタ 2 1 にセ ッ ト されている。 この状態にお-いて ステージ Eに いて演算ュ - ッ ト. 2 2 によって所定 の演算が行われ、 ステージ Wにおいて当該演算結杲 が汎用レジス タ 8 にセ ッ ト される。 ステージでの機能を変更しょ う とするとハ ー ドゥエ ァを変更する必要がぁ 、 マイクロ プロ グラ ム制御 の情報処理装置でぁ がら、 機能変更に対-するマ ィ クロフ'ログラ.ム制御の柔軟性を生かし切れ い所 があ ] 、 総てのステージでマイ ク ロ プロ グラ ム制御 を行う ことのできる方式が要望されていた。
    [0009] 即ち、 従来のパイ プラ イ ン処理を行う情報処理装 置を制御するマイ クロ プロ グラ ム制御方式は、 制御 メ モ リを読み出す時間が長い為、 パイ ブラ イ ンの最 初のステージ （ Dステージ ） の制御にはタ イ ミ ング 的に間に合わず、 このステージについてはハ 一 ドウ エ アのデコー ド回路によ- 行う力 制御メ モ リを読 み出す為のタ'ミ 一サイ クルを入れる等の対処をして きた。
    [0010] 然し、 ハー ドゥ ヱァによる制御では柔軟， 且つき め細い制御が困難であるという欠点を持ち、 ダミ ー サイ クルを入れる方 は命令の切れ目でタ'ミ 一サイ クルが処理時間の表面に現われ、 処理速度を遅くす るという欠点カ あった o
    [0011] 発明の開示
    [0012] 本発明は上記従来の欠点に鑑み、 パイ ブラ イ ンの 最初のステージの制御について も、 マイ ク ロ プロ グ ラ ムで制御する方法を提供するこ.とを目的とするも のである o
    [0013] そしてこの目的は、 本発明によればマイ ク ロ命令
    [0014] O PI
    [0015] 、 WIPO -'J ステージでの機能を変更しょ う とするとハ ードゥエ ァを変更する必要があ！）、 マイクロプロ グラ ム制御 の情報処理装置であ ]) がら、 機能変更に対-するマ イク 口プログラ.ム制御の柔軟性を生かし切れ い所 があ])、 総てのステージでマイクロプロ グラ ム制御 を行う こ とのできる方式が要望されていた。
    [0016] 即ち、 従来のパイ プラ イ ン処理を行う情報処理装 置を制御するマイ ク ロ プロ グラム制御方式は、 制御 メモ リを読み出す時間が長い為、 パイ ブラ イ ンの最 初のステージ （ Dステージ ） の制御にはタイ ミ ング 的に間に合わず、 このステージについてはハ 一ドウ ァのデコー ド回路によ 行うか、 制御メモリを読 み出す為のタ-ミ 一サイ クルを入れる等の対処をして きた。
    [0017] 然し、 ハードウ ェアによる制御では柔軟， 且つき め細い制御が困難であると—いう欠点を持ち、 ダミ一 サイ クルを入れる方法は命令の切れ目でタ'ミーサイ クルが処理時間の表面に現われ、 処理速度を遅くす るという欠点があつた。
    [0018] 発明の開示
    [0019] 本発明は上記従来の欠点に鑑み、 パイ プラ イ ンの 最初のステージの §ϋ御についても、 マイ ク口プログ ラ ムで制御する方法を提供するこ.とを目的とする も のである。
    [0020] そしてこの目的は、 本発 ¾によればマイ クロ命令 第 5図は本発明の他の一実施例ブロ ック図を示す。 発明を実施するための最良の形態
    [0021] 本発明を実施した場合に いて も、 命令 1を実行 する上での第 1 フ口一の Dステージについては制御 メ モ リ 2を読み出す時間がない為、 ハー ドウ ヱァに よる制御を行う o
    [0022] この Dステージにおいて、 Aステージ以降用制御 メ モ リ の第 1 フ ロ ーに対応する部分（ 以下 F C S と いう ） と、 Dスージ用制御メモ リ （ 以下 ND C Sとい う ：) の読み出しとを同時に行い、 F C Sから読み出 されたマイ ク ロ命令は第 1 フ ローの Aステージ以降 の制御 使われ、 N'D C Sから読み'出されたマイ クロ 命令は第 2 フ 。一の Dステージの制御に使われる。
    [0023] 第 2 フ コ ーの Dステージでは、 第 2 フ ロ ーの Αス ージ以降の制御に使われる マイ ク口命令の読み出し が、 Aステージ以降^制御メ モ リ の第 2 フ ロ ー以降 に対応する部分（ 以下 M C S という ） から行われ、 同時に上記 ND C Sから第 3 フ 口 一の D ステージの制 ¾Jに使われるマイ クロ命令が読み出される。
    [0024] 上記のよ う にアクセスされる制御メ モ リ の論理的 ¾構成と、 同一タ イ ミ ン グで読み出されるフ ィ ール ドの関係を第 3図 (A)に示している。
    [0025] この図において、 D , A ， T , ¾マイ クロ PP 令中の各ステージを制御する フ ィ 一ル ドの存在位置 を示している C
    [0026] Ο Π 第 5図は本発明の他の一実施例ブ ック図を示す ο 発明を実施する.ための最良の形態
    [0027] 本癸明を実施した場合においても、 命令 1を実行 する上での第 1 フ口一の Dステージについては制御 メ モ リ 2を読み出す時間がない為、 ハードウ エアに よる制御を行う ο
    [0028] この Dステージにおいて、 Αステージ以降用制御 メ モ リ の第 1 フ ロ一に対応する部分（ 以下 F C S と いう ） と、 Dスージ甩制御メ モ リ （以下 ND C Sとい う ） の読み出しとを同時に行い、 F C Sから読み出 されたマイ ク 口命令は第 1 フ ロ ーの Aステージ以降 の制御^;使われ、 N'D C Sから読み'出されたマイクロ 命令は第 2 フ σ—の Dステージの制御に使われる。
    [0029] 第 2 フ コーの Dステージでは、 第 2 フ ロ ーの Αス -ジ以降の制御に使われる マイク口命令の読み Sし が、 Aステージ以降^制 ί メ モ リ の第 2 フ ロ ー以降 に対 ¾する部分（ 以下 M C S という ） から行われ、 同時に上記 ND C Sから第 3 フ ローの Dステージの制 に使われるマイ クロ命令が読み出される。
    [0030] 上記のよ う にアクセスされる制御メ モ リ の論理的 な構成と、 同一タイ ミ ングで読み出されるフ ィ ーノレ ドの関係を荔 3図 (Α)に示している。
    [0031] この図において、 D , A , T， .……はマイ クロ命 令中の各ステージを制御する フ ィ ールドの存在位置 を示している c の第 2 フ ロ ー以降対応部分、 3 6 , 3 7は夫々デコ —ダ、 3 8はラ ッチ、 3.9 ないし 4 1 はゲー トを表 わしている。 又、 4 3は第 1 フ ロ ーの Dサイ クル用 のデコーダ、 4 4は第 2 フ ロ ー目以降の制御記憶ァ ド レ スを生成する回路である。
    [0032] 以下、 第 2図， 第 3図をあわせ参照しながら、 本 発明を実施した場合の制御メ モ リ のアク セス態様を 説明する。
    [0033] 今、 命令レジス タ 1 に実行すべき命令がセ ッ 卜 さ れると、 該命令の第 1 フ ローの Dステージのタイ ミ ングにおいて、 その操作コー ド部によって FCS 3 4 がアク セスされて第 1 フ 口一 ©4ステージ以降の制 御に使われるマイ ク ロ命令のフ ィ 一ル ドが読み出さ れると同時に、 NDCS 3 3がセレクタ 3 2を通して アク セスされて、 第 2 フ ローの Dステージの制御に 使われるマイ クロ命令のフ ィ 一ル ドが読み出され、 夫々 デコ ーダ 3 6 ， 3 7によって各ステー ジでの制 御に使用される制御信号を出力する 0
    [0034] そして、 上記アクセスに使用されたア ド レ スはラ ツ チ 3 8 に蓄積され、 第 2 フ ロ ーの Dステー ジのタ ィ ミ ン ク 'において MCS35がアク セスされて、 第 2 フ 口一の Αステージ以降の制御に使われるマイ ク口 命令のフ ィ ール ドが読み出される.と同時に、 前以っ て読み出されている第 1 フ ローの Aステージ以降の 制御に使われるマイ ク 口命令のァ ド レ ス部等を基に
    [0035] O PI
    [0036] W WIPO ^ ; の第 2 フ ロ ー以降対応部分、 3 6 , 3 7は夫々デコ ーダ、 3 8はラ ッ チ、 3.9るいし 4 1はゲー ト を表 わしている。 又、 4 3は第 1 フ ロ ーの Dサイ クル用 のデコーダ、 4 4は第 2 フ ロ ー目以降の制御記憶ァ ド レ スを生成する回路である。
    [0037] 以下、 第 2図， 第 3図をあわせ参照しながら、 本 発明を実施した場合の制御メ モ リ のアク セス態様を 説明する。
    [0038] 今、 命令レ ジス タ 1 に実行すべき命令がセ ッ ト さ れる と、 該命令の第 1 フ ローの Dステージのタイ ミ ングにおいて、 その操作コー ド部によって FCS34 がアクセスされて篛 1 フ ローめ ステージ以降の制 御に使われるマイ ク ロ命令のフ ィ 一ル ドが読み出さ れる と同時に、 NDCS 3 3がセ レク タ 3 2を通して アクセスされて、 第 2フ ロ ーの Dステージの ii御に 使われるマイ ク 口命令のフ ィ 一ル ドが読み出され、 夫々デコーダ 3 6 , 3 7によって各ステージでの制 御に使用される制御信号を出力する。
    [0039] そして、 上記アクセス に使用されたア ド レ スはラ ツ チ 3 8に蓄積され、 第 2 フ ロ ーの Dステージのタ ィ ミ ングに いて MCS35がアク セスされて、 第 2 フ 口 一の Aステージ以降の制飼に使われるマイ ク 口 命令のブ イ 一ル ドが読み出される.と同時に、 前以っ て読み出されている第 1 フ ローの Aステージ以降の 制御に使われるマイ ク ロ命令のア ド レ ス部等を基に
    [0040] OMPI して、 ァ ドレス生成回路 （ 4 4 ) によって生成 された次のマイ ク ロア ドレスがセ レク タ 3 2を通し て NDCS 3 3 をアク セス し、 · 次の第 3 フ ローの Dス テージの制御に使われるマイ ク ロ命令のフ ィ 一ル ド が読み出され、 該ア ドレスが ラ ッ チ 3 8 に蓄積され 次のフ ィ 一ル ドの Dステ'一ジで MCS35 をアク セス するよ う に制御される。
    [0041] 以下、 同じよ う にして各フ ロ ーの Dステージにお いてラ ッ チ 3 8 に蓄積されているア ド レ スで、 該フ ロ ーの Aステージ以降用制御メ モ リ （ M C S ) 3 5 をアク セス して、 Aステー ジ以降の制御に使われる ' マイ ク ロ命 のフ ィ ール ドを読み出すと同時に、 ァ ド レ ス生成回路の出力で次のフ ロ ーの Dステージ用 制御メ モ リ （NDCS ) 33をアク セス して、 該ステ一 ジの制御に使われるマイ ク ロ命令のフ ィ ール ドを読 み出すと共に、 該ア ド レ スをラ ッ チ 3 8 に蓄積する ことを繰 返すよ う に動作する。
    [0042] 以上の動作によ 、 従来ハー ドウ ェ アで制御を行 つていたパイ プラ イ ンの最初の Dステージにマ イ ク 口 プロ グラムによる制御方式を導入する ことができ 0
    [0043] 上記第 4図に示す構成を採用する ことは好ま しい ものであるが、 更に改善の余地を.残している。 即ち、 上記の如く 複数のフ 口一に展開されて処理が実行さ れる場合には、 言う までも く第 1 フ ロ ーで処理さ
    [0044] O PI れる処理内容と、 第 2 フ π—で処理される処理内容 とは異る 3、 第 1 フ ローでの制御ポイ ン ト の個数を 第 2 フ ロ一以降での制御ボイ ン トの値数よ も少 くすることができる。 第 4図図示の場合には.この点 に配慮を加えること ¾ く 、 上記 F C S に格納される 内容のビ ッ ト 幅と、 上記 C S に格納される内容の ビ ッ ト幅とを同一のものにしていた。 特に、 現在の 大型の情報処理装置においては、 大半の一般侖令が 上記第 1 のフ ロ一のみでその処理が終了することが 多い為に、 上記第 1 のフ ローに対応するマイ ク ロ命 令と、 第 2 のフ ロ一に対応するマイ ク π命令との差 を有.効に利用することが望ましい。 .
    [0045] 第 5図は の点を考慮した本発明の一実施例プロ ッ ク図を示している o 図中の符号 3 2 ないし 4 1は 第 4図に対応してお ]9、 4 2は F C S用のデコーダ を表わしている。
    [0046] 第 5図図示の構 ¾の場合の動作は、 第 4図図示の 場合と、 いわば全く 同じである と考えてよい。 しか し、 第 5図図示の場合の F C S 3 4 のビ ッ ト 幅は MCS
    [0047] 3 5のそれに比べて小さ く ¾つて 、 第 5図図示 の場合には第 4図図示の場合に比べてこの分だけ制 御メ モ リ が有効に利用されるよ う に ¾つてお 、 ま た、 ビ ッ ト 幅及びア ドレス範囲が小さい分に相当し てアクセス ' タ イ ムが短縮化されている。
    权利要求:
    Claims 請 求 の 範 囲
    (1) マイ ク ロ プロ グラム制御によ ] 、 一つの命令を マルチフ ローに展開して各フ ロ ーを複数ステージよ 成るパイ プライ ンで処理を行う情報処理装置にお いて、 .マイ ク ロ命令を上記パイ プラ イ ンの最初のス テ一ジを制御する部分と、 第 2番百以降のステージ を制御する部分とに分け、 上記最初のステージを制 御する部分については、 一つ前のフ ローの第 2番目 以降のステージを制御する部分と同時に読み出すこ とに.よ ] 、 マイ ク ロ プロ グラ ムで制御される部分を 拡張したことを特徵とするマイ ク ロ ブロ グラ ム制御
    ¾ ^ o '
    (2) 上記最初のステージを制御する部分に対応する 所のマイ クロ命令のフ ィ 一ル ドが格納される第 1 の メ モ リ と、 上記第 2番目以降のステー ジを制御する 部分に対応する所のマイ ク ロ命令のフ ィ 一ル ドが格 納される第 2のメモ リ とを夫々設け、 上記第 1 のメ モ リ をアク セスするア ド レ ス情報が 1 ステージ分遅 延されて、 上記第 2のメ モ リ をアク セスするよ う構 成されてお J 、 上記第 1 のメ モ リ に対するアク セス と、 上記 1 ステージ分遅延されてアク セスされる第 2のメ モ リ に対するアク セスとが時間的に並行して 行われる ことを特徵とする特許請求の範囲第 (1)項記 載のマイ ク 口 プロ グラム制御方式。
    (3) 上記第 2香目以降のステージを制御する部分に 対応する所のマイ ク ロ命令のフ ィ 一ルドを格納する メ モ リ に関して、 上記マルチフ ロ ーのう ちの最初の フ ローの処理に関するマイ ク ロ命令を格鈉する第 1 フ ロ ー用第 2 メ モ リ と、 上記マルチフ ローのう ちの 第 2番目以降のフ ローの処理に関するマイ ク ロ命令 を格納する第 2 フ B—以降用第 2 メ モ リ とを夫々設 け、 上記夫々 の第 2 メ モ リ に格鈉するマイ ク ロ命令 のビ ッ ト幅を異¾るよ う に構成したことを特徵とす る特許請求の範囲第 (2)項記載のマイ ク π プロ グラ ム 制御方式 o ' '
    (4) 上記マルチフ 口一に展開された処理のう ちの最 初のフ ロ一に対応する最初のステージを制御する 理は、 ハー ドウ ェア制御によって実行されることを 特徵とする特許請求の範囲第 (1)項記載のマイ ク ロ プ 口 ダラム制御方式。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI486810B|2015-06-01|在狀態機晶格中之計數器操作
    US4514808A|1985-04-30|Data transfer system for a data processing system provided with direct memory access units
    JP2573566B2|1997-01-22|バスコンバータ
    US4131940A|1978-12-26|Channel data buffer apparatus for a digital data processing system
    US6219775B1|2001-04-17|Massively parallel computer including auxiliary vector processor
    TW449721B|2001-08-11|Method an apparatus for providing a pipelined memory controller
    JP4921665B2|2012-04-25|プレディケーションを用いたマスクに基づくパックされたデータからのデータ要素の選択的書き込み
    US7908443B2|2011-03-15|Memory controller and method for optimized read/modify/write performance
    US4553203A|1985-11-12|Easily schedulable horizontal computer
    US4155120A|1979-05-15|Apparatus and method for controlling microinstruction sequencing by selectively inhibiting microinstruction execution
    CA1248638A|1989-01-10|Three phased pipelined signal processor
    DE19983589B4|2005-01-27|Hochfrequenz-Pipeline-Entkopplungswarteschlangengestaltung
    EP0155211B1|1993-04-21|System for by-pass control in pipeline operation of computer
    US5056004A|1991-10-08|Program control system which simultaneously executes a program to be repeated and decrements repetition numbers
    US5701417A|1997-12-23|Method and apparatus for providing initial instructions through a communications interface in a multiple computer system
    KR860001274B1|1986-09-04|병렬처리용 데이터 처리 시스템
    KR930008686B1|1993-09-11|정보 처리장치
    US4173041A|1979-10-30|Auxiliary microcontrol mechanism for increasing the number of different control actions in a microprogrammed digital data processor having microwords of fixed length
    KR100627986B1|2006-09-27|동기식 파이프라인 버스트 메모리 및 그 동작 방법
    US4430706A|1984-02-07|Branch prediction apparatus and method for a data processing system
    US5115510A|1992-05-19|Multistage data flow processor with instruction packet, fetch, storage transmission and address generation controlled by destination information
    TW201331856A|2013-08-01|用於一狀態機中偵測之方法及系統
    US3792441A|1974-02-12|Micro-program having an overlay micro-instruction
    US4733346A|1988-03-22|Data processor with multiple register blocks
    US3323109A|1967-05-30|Multiple computer-multiple memory system
    同族专利:
    公开号 | 公开日
    US4812970A|1989-03-14|
    EP0164418A1|1985-12-18|
    AU564552B2|1987-08-13|
    EP0164418B1|1990-01-10|
    EP0164418A4|1986-04-15|
    DE3481023D1|1990-02-15|
    AU3612584A|1985-06-03|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1985-05-23| AK| Designated states|Designated state(s): AU BR KR US |
    1985-05-23| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    1985-06-21| WWE| Wipo information: entry into national phase|Ref document number: 1984904160 Country of ref document: EP |
    1985-12-18| WWP| Wipo information: published in national office|Ref document number: 1984904160 Country of ref document: EP |
    1990-01-10| WWG| Wipo information: grant in national office|Ref document number: 1984904160 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP58/211232||1983-11-10||
    JP58211232A|JPH0619709B2|1983-11-10|1983-11-10|マイクロプログラム制御方式|
    JP21123083A|JPS60103452A|1983-11-10|1983-11-10|Microprogram control system|
    JP58/211230||1983-11-10||DE19843481023| DE3481023D1|1983-11-10|1984-11-08|Vom mikroprogramm gesteuertes system.|
    KR8570119A| KR900002602B1|1983-11-10|1984-11-08|마이크로 프로그램 제어장치|
    BR8407163A| BR8407163A|1983-11-10|1984-11-08|Sistema de controle de microprograma|
    [返回顶部]